Laporan Akhir 1

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Gambar Module D'Lorenzo

Gambar  Jumper

 

    1. Panel DL 2203C.

    2. Panel DL 2203D.

    3. Panel DL 2203S.

     4. Jumper

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan 1 yaitu kita diminta untuk membuat rangkaian menggunakan JK flip-flop dan D flip-flop. Pada switch SPDT kaki high SPDT terhubung ke vcc dan kaki low SPDT terhubung ke ground. Pada JK flip - flop, kaki B1 terhubung ke pin S (set). Selanjutnya pada B2 terhubung ke pin J , B3 terhubung ke CLK, B4 terhubung ke pin K dan B0 terhubung ke pin R (reset). Seperti pada jurnal percobaan, ketika diberikan input B6 ,B5,B4,B3 dan B2 = dont'care, dan B1 = 1 B0 = 0 maka nilai keluaran Q = 0 dan Q' = 1. Sesuai dengan tabel kebenarannya, ketika B4,B3, dan B2 don't care dan hanya diketahui nilai B0 dan B1 maka pada ic JK fliplop tidak mempengaruhi nilai keluarannya. Sehingga ketika diberikan input  B1 = 1 B0 = 0 rangkaian dalam keadaaan reset.

    Selanjutnya pada ic 7474 menggunakan D flip - flop. Pada ic ini memiliki 2 flip-flop yaitu RS flip-flop dan D flip-flop. Kaki B5 terhubung ke pin D  dan kaki B6 terhubung ke pin CLK. D flip flop memiliki prinsip kerja sama seperti RS flip-flop namun inputan R terlebih dahulu diberi gerbang NOT. Sehingga ketika nilai D = 0 maka nilai Q = 0. Dapat dilihat pada jurnal percobaan diberikan input B6 ,B5,B4,B3 dan B2 = dont'care, dan B1 = 1 B0 = 0. Maka nilai pada D flip flop yaitu 0 sehingga untuk ouput dipengaruhi oleh RS flip-flop sdengan nilai keluarannya yaitu Q=0 dan Q'=1.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa output yang terjadi pada Jk Flip Flop dan D Flip Flop pada setiap kondisi percobaan. Pembahasan:

• kondisi 1

Pada Jk Flip-flop dapat dilihat bahwa input R=0 dan S=1, Berdasarkan input aktif low pada Jk Flip-Flop. maka Q akan bernilai nol tarena Pin R(reset) aktif sehingga R ini akan mereset nilal Q.

Sedangkan pada D Flip-FLOP inpol R=0 dan S=1 dan karena R dan S aktif low maka ia akan bernilal nol ketika R (reset) aktif.

• Kondisi 2

Pada JK FLIP-FLOP dapat dilihat Input S=0 dan R=1. karena s dan R aktif low mata Q akan bernial 1 ketika S(set) aktif.

 Pada D Flip Flop input S=0 don R=1 karena

R dan S aktif low maka output didapatkan berdasarkan nilai nol di input. Maka akan bernilai 1 ketika S(set) aktif.

kondisi 3

Pada JK FLIP FLOP input s=r=0 karena Pada pin S dan R merupakan aktif low maka output Q dan Q' akan berada pada kondisi terlarang atau bernilal 1

•Kondisi 4 

Pada JK Flip Flop input S=1, R = 1 dan inputan J = K = 0 karena Pada saat kondisi 3 kita menggunakan input S dan R menjadi 1 maka output yang dihasilkan adalah Q = 0, Q' = 1. Begitu pula dengan D flip Flop.

• kondisi 5

pada kondisi ini nilai B5, B4 diubah menjadi 1. maka pada JK Flip Flop dan D Flip Flop adalah Q = 0 dan Q' = 1 dimana Pada J itu adalah 1.

• kondisi 6

Dimana, B0 =1, B1 = 1, B3 = clock, B4 = 0 , B5=x B6=0. Maka didapatkan pada JK Flip-Flop S = 1 don R = 1 dan J = 1, K = 0 dihasilkan Q=1. Pada D Flip-flop S=1 dan R=1, sehingga SR tidak aktif dan d=don't care, maka didapatkan outputnya sama dengan sebelumnya.

•Kondisi 7 

Pada kondisi ini S dan R bernilai 1 maka dengan prinsip RS Flip Flop, ketika inputnya bernilai 1 dan 1, maka SR tidak aktif, lalu saat J dan K bernilai 1 hal tersebut akan menimbulkan kondisi toogle sehingga output Q berlawanan dengan sebelumnya

7. Link Download [Kembali]

Download file HTML [disini]
Download file video simulasi [disini]
Download datasheet 74LS112 [disini]
Download datasheet 7474 [disini]